ID do artigo: 000077445 Tipo de conteúdo: Solução de problemas Última revisão: 24/05/2019

Por que as portas tx_polinv e rx_polinv estão disponíveis ao usar o transceptor Native PHY IP no modo PCS aprimorado para dispositivos Intel® Arria® 10 e Cyclone® 10?

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    O PHY nativo do transceptor para Intel Arria 10 e Cyclone 10 dispositivos no modo PCS aprimorado não tem portas tx_polinv e rx_polinv.

    Resolução

    Você pode usar a caixa de velocidades Habilitar a inversão de polaridade de dados RX e habilitar as configurações de inversão de polaridade de dados TX para implementar a inversão de polaridade estática.

    Você pode implementar a inversão de polaridade dinâmica reconfigurando o PHY com diferentes velocidades, habilitar a inversão de polaridade de dados RX e habilitar as configurações de inversão de polaridade de dados TX.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGAs Intel® Arria® 10 e FPGAs SoC
    FPGA Intel® Cyclone® 10 GX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.