Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 18.1, um aviso crítico incorreto pode ocorrer quando você compila o projeto, incluindo duas PLLs ATX operando na mesma frequência de VCO (dentro de 100 MHz) mesmo que as regras de posicionamento abaixo foram seguidas (aviso crítico abaixo após a lista de balas).
- Para as frequências VCO PLL ATX entre 7,2 GHz e 11,4 GHz, quando duas PLLs ATX operam na mesma frequência de VCO (dentro de 100 MHz), elas devem ser colocadas 7 PLLs ATX separadas (skip 6).
- Para frequências ATX PLL VCO entre 11,4 GHz e 14,4 GHz, quando duas PLLs ATX operam na mesma frequência de VCO (dentro de 100 MHz) e conduzem canais GX, devem ser colocadas 4 PLLs ATX separadas (pule 3).
- Para as frequências VCO PLL ATX entre 11,4 GHz e 14,4 GHz, quando duas PLLs ATX operam na mesma frequência de VCO (dentro de 100 MHz) e conduzem canais GT, devem ser colocadas 3 PLLs ATX separadas (pule 2).
- Para duas PLLs ATX que fornecem o clock serial para PCIe*/PIPE Gen3, elas devem ser colocadas 4 ATX PLL separadas (skip 3).
Aviso crítico(18234): AS PLLs ATX :xcvr_atx_pll_a10_0|a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst e :xcvr_atx_pll_a10_0|a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst estão separados de PLLs ATX. Para as frequências VCO PLL ATX entre 11,4 GHz e 14,4 GHz, quando duas PLLs ATX operam na mesma frequência de VCO (dentro de 100 MHz), elas devem ser colocadas 5 PLLs ATX separadas.
Este problema foi corrigido na versão Intel® Quartus® Prime Pro Edition 19.1.