Em alguns Stratix® 10 projetos de FPGA, o banco de E/S 3V não será usado como entrada e saída de sinal de 3,0 V. E VCCIO3V estarão conectadas à fonte de alimentação, que não é de 3,0 V, mas, como 1,8 V ou 1,2 V, que poderiam compartilhar o mesmo plano de energia com outros bancos.
Nesta condição, os pinos dedicados nPERST[L,R][0:2] devem ser atribuídos um padrão de E/S não 3.0-V.
Assim, o erro de ajuste pode ser encontrado quando os pinos nPERST[L,R][0:2] são atribuídos a um padrão de E/S de 3,0 V sem quaisquer atribuições adicionais.
Adicione "set_instance_assignment -name USE_AS_3V_GPIO ON -to <signal>' ao seu arquivo QSF se você estiver tentando intencionalmente usar um padrão não 3.0-V neste pino.
Por exemplo:
set_instance_assignment -name IO_STANDARD "1.8 V" -to pcie_rstn_pin_perst -entity pcie_example_design
set_instance_assignment -name USE_AS_3V_GPIO ON -to pcie_rstn_pin_perst -entity pcie_example_design