ID do artigo: 000077461 Tipo de conteúdo: Solução de problemas Última revisão: 01/06/2021

Por que posso ver frequência de clock incorreta nos registros de khz_rx (0x341) e de khz_tx (0x342) de Hard IP E-Tile para Intel® FPGA IP Ethernet?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Hard IP do bloco E para Ethernet Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Você pode ver a frequência incorreta nos registros de khz_rx (0x341) e khz_tx (0x342) de Hard IP E-Tile para Intel® FPGA IP Ethernet se a frequência do i_reconfig_clk não for de 100 MHz.

Porque o valor da frequência é medido na suposição de que a frequência i_reconfig_clk é de 100 MHz.

Resolução

Se a frequência i_reconfig_clk não for de 100 MHz, os valores de registro do khz_rx (0x341) e khz_tx (0x342) são calculados com a equação abaixo, respectivamente.

  • khz_rx (0x341) : frequência de clock recuperada /10* [100 MHz / i_reconfig_clk (MHz) ], em KHz
  • khz_tx (0x342) : frequência do clock TX /10* [100 MHz / i_reconfig_clk (MHz) ], em KHz

O problema de descrição está programado para ser corrigido em uma versão futura da UG-20160.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX
FPGA Intel® Stratix® 10 DX
FPGAs e FPGAs SoC Intel® Agilex™ série I

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.