ID do artigo: 000077478 Tipo de conteúdo: Solução de problemas Última revisão: 19/04/2016

Onde estão os bits de "segundo endereço encadeados" nos registros do descritor do receptor e do transmissor no controlador de acesso de mídia Ethernet Cyclone® V/Arria® V SoC?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Os bits "segundo endereço encadeados" nos descritores receptor e transmissor são RDES[14] e TDES1[20], respectivamente.

A seção controlador DMA do manual de referência técnica do sistema de processadores rígidos Cyclone® V/Arria® V versão 15.1 e anteriormente estatize incorretamente o RDES[24] e o TDES1[24].

Resolução

Este problema será corrigido na versão futura do manual de referência técnica do sistema de processadores rígidos Cyclone® V/Arria® V.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.