ID do artigo: 000077548 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que os dispositivos flash Intel J3 não podem configurar o FPGA após o ciclo de alimentação quando a opção "Parar" após falha estiver selecionada para o carregador flash paralelo MAX® II (PFL)?

Ambiente

  • Driver de software MicroBlaster™ Fast Passive Parallel
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Este problema só é encontrado na família de dispositivos flash Intel J3 quando a opção "Parar" após falha é selecionada na megafunção PFL.

    Para corrigir este problema, adicione um circuito de atraso ao pino nReset que baixa este pino nReset por um tempo antes de permitir que ele vá alto. O tempo mínimo de atraso recomendado é de 2 ms.

    Outra solução é selecionar "Repetir a mesma página" ou "Repetir do endereço fixo" na ação necessária para a opção de falha de configuração.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    CPLDs MAX® II

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.