ID do artigo: 000077558 Tipo de conteúdo: Solução de problemas Última revisão: 23/08/2011

Violação do tempo de sincronização do comando de entrada de energia

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Designs baseados em ALTMEMPHY criados com uma versão do alto desempenho controlador (HPC II) anterior a 11.0, com o Habilitar Auto Opção Desligar ativada , violar atualização para pré-carga tempo de comando, violando o requisito JEDEC.

Este problema afeta todos os designs criados em uma versão pré-11.0 do HPC II, com a opção Habilitar desligar automaticamente Em.

Seu design não simula e não funciona em hardware.

Resolução

Para atender ao requisito JEDEC, execute as seguintes etapas:

  1. Abra o arquivo alt_ddrx_bank_timer.v .
  2. Localize o seguinte comando:
always @ (*) begin cs_can_power_down [w_cs] = power_saving_enter_ready [w_cs] & chip_idle; end

e mude para:

always @ (posedge ctl_clk or negedge ctl_reset_n) begin if (!ctl_reset_n) cs_can_power_down [w_cs] <= 1\'b0; else cs_can_power_down [w_cs] <= power_saving_enter_ready [w_cs] & chip_idle; end

Este problema será corrigido em uma versão futura.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.