ID do artigo: 000077565 Tipo de conteúdo: Mensagens de erro Última revisão: 04/03/2013

Erro interno: subsistema: FSV, Arquivo: /quartus/fitter/fsv/fsv_module_lvds_cv.cpp, linha: 2420

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Quartus® II versão 12.0, você pode ver este erro interno se o seu projeto implementar uma megafunção tx_outclock ALTLVDS_TX com a lógica do núcleo de condução do sinal. Este erro interno ocorre para projetos que visam Arria® dispositivos V ou Cyclone® V.

    Resolução

    O uso do tx_outclock sinal para impulsionar a lógica do núcleo não é compatível.

    O software Quartus II, que começa com a versão 12.1, relata uma mensagem de erro descrevendo o problema em vez de produzir um erro interno.

    Produtos relacionados

    Este artigo aplica-se a 5 produtos

    FPGA Cyclone® V GX
    FPGA Cyclone® V GT
    FPGA Cyclone® V E
    FPGA Arria® V GX
    FPGA Arria® V GT

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.