ID do artigo: 000077574 Tipo de conteúdo: Mensagens de erro Última revisão: 19/06/2014

Erro (14024): Parâmetro "mem_if_tcwl" da instância "hmc_inst" tem valor ilegal "TCWL_1" atribuído a ele. Os possíveis valores de parâmetro são: "TCWL_8", "TCWL_7", "TCWL_6", "TCWL_5", "TCWL_4", "TCWL_3", "TCWL_2", "TCWL_0".

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição Na versão 13.0 do software Quartus® II, você pode receber esta mensagem de erro ao compilar um projeto que contém o IP baseado em LPDDR2 UniPHY.  Este erro ocorrerá se a latência CAS estiver definida como 3 ao usar um controlador de memória dura no seu design.
    Resolução Este problema foi corrigido a partir do software Quartus II versão 13.1.

    Produtos relacionados

    Este artigo aplica-se a 11 produtos

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA Arria® V GZ
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V ST
    FPGA Arria® V ST SoC
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA SoC Cyclone® V SE

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.