Devido a um problema no software Quartus® II versão 13.1, ao implementar um design JESD204B na família Arria® V, o Aviso Crítico (21196) é gerado durante o processo de ajuste quartus II, indicando que os clocks PCS não possuem uma relação de 0 PPM com relação ao clock do link. Um exemplo de tal aviso é mostrado abaixo:
Aviso crítico (21196): fonte coreclk do átomo pcS HSSI 8G RX
:inst_av_hssi_8g_rx_pcs|wys não tem a mesma fonte de 0 PPM em relação ao clock interno, devido à entrada coreclk do receptor não ser conduzida por clkout rx de seu próprio canal
Certifique-se de que o núcleo DE IP JESD204B txlink_clk E pll_ref_clk (variante do transmissor) ou tx_pll_ref_clk (variante duplex) tem uma relação de clock de 0 PPM; certifique-se de que o núcleo IP JESD204B rxlink_clk E pll_ref_clk (variante do receptor) ou rx_pll_ref_clk (variante duplex) tem uma relação de clock de 0 PPM. Uma dessas implementações é derivar o clock de link usando o núcleo PLL, conforme mostrado na Figura 4-8 do Guia do usuário do núcleo IP JESD204B.
Após o projeto do subsistema JESD204B estar totalmente funcional, para trabalhar em torno deste Aviso Crítico, adicione a seguinte atribuição .qsf a cada pino do transceptor para eliminar esses Avisos Críticos:
set_instance_assignment nome GXB_0PPM_CORECLK ON -para < do transceptor>
Exemplo: set_instance_assignment -name GXB_0PPM_CORECLK ON -to rx_serial_data[0]