No manual Cyclone dispositivoS V, manual de referência técnica do sistema do processador rígido, os clocks de saída PLL SDRAM não estão incluídos na Tabela 2-6. A frequência máxima de cada clock depende do grau de velocidade do dispositivo e você pode consultar a tabela abaixo.
Nome clk /grau de velocidade do dispositivo | C6 | C7, I7 | C8 |
ddr_dqs_base_clk | até 533 MHz | até 533 MHz | até 400 MHz |
ddr_2x_dqs_base_clk | até 1066 MHz | até 1066 MHz | até 800 MHz |
ddr_dq_base_clk | até 533 MHz | até 533 MHz | até 400 MHz |