ID do artigo: 000077650 Tipo de conteúdo: Solução de problemas Última revisão: 13/08/2012

Por que as restrições do PCIe Hard IP SDC para tl_cfg* são ignoradas no meu projeto do SoPC Builder?

Ambiente

    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

As restrições do PCI Express HardIP para sinais tl_cfg* são ignoradas nos designs do SOPC Builder porque o módulo altpcierd_tl_cfg_sample não é usado neste modo.

Como resultado, no pcie_compiler_0.sdc, as restrições do SDC colocadas após o comentário abaixo serão ignoradas:

# As seguintes restrições de caminho multiciclo só são válidas se o uso lógico para amostrar os sinais tl_cfg_ctl e tl_cfg_sts de tl_cfg_sts

Nota: essas restrições são válidas no Designer de plataformas e Avalon® configurações hardIP de streaming.

Resolução

N/A

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Arria® II GX
FPGA Arria® II GZ
FPGA Stratix® IV GX
FPGA Cyclone® IV GX
FPGA Stratix® IV GT

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.