ID do artigo: 000077657 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Todos os Cyclone dispositivos com loops bloqueados por fase (PLLs) são compatíveis com o pino de saída do clock externo PLL[2..1]_OUT?

Ambiente

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição Não, o ep1C3 FPGA no pacote de 100 pinos thin quad flat pack (TQFP) e PLL2 do ep1C6 FPGA no pacote TQFP de 144 pinos não suporta uma saída de clock externo.

    Artigos relacionados

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Cyclone®

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.