ID do artigo: 000077670 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Há algum problema com o controlador RLDRAM II no software Quartus II versão 8.1?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Sim, há um problema com o design verilog do controlador RLDRAM II em Quartus® SOFTWARE II versão 8.1. Seu design não funcionará em hardware ou simulação se você gerar uma instância verilog do controlador RLDRAM II versão 8.1.

O problema afeta todas as configurações do Verilog. Os designs VHDL não são afetados.

Se você precisar de uma instância de Verilog do controlador RLDRAM II, então existem duas soluções alternativas, conforme descrito abaixo.

1. Continue a usar a sua versão 8.0 atual.

2. Se você optar por atualizar a instância existente ou se não tiver uma instância da versão 8.0, siga estas etapas para fazer com que o controlador RLDRAM II se comporte corretamente.  Edite os seguintes arquivos para alterar todas as instâncias da linha

mais se (0)

Para:

mais se (1)

_auk_rldramii_addr_cmd_reg.v

_auk_rldramii_dqs_group.v

_auk_rldramii_pipeline_addr_cmd.v

_auk_rldramii_pipeline_qvld.v

< de variáveis>_auk_rldramii_pipeline_rdata.v

_auk_rldramii_pipeline_wdata.v

Alguns arquivos só podem exigir edição se a opção de pipeline estiver habilitada na variação do controlador RLDRAM II.

Este problema será corrigido na versão futura do controlador RLDRAM II.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Stratix®
FPGAs Stratix® II

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.