ID do artigo: 000077683 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Qual modelo de IBIS devo usar para simular os pinos de entrada JTAG TCK, TMS, TDI e TRST em dispositivos Stratix II?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode usar o modelo 2s_ttl33_cin IBIS para simular os pinos de entrada JTAG TCK, TDI, TMS e TRST em dispositivos Stratix II. Os pinos de entrada JTAG podem ser simulados usando um modelo de entrada TTL de 3,3V para pinos de coluna, uma vez que são alimentados por VCCPD que é definido como 3,3V em dispositivos Stratix II.

Altera® fornece modelos IBIS para o pino de saída JTAG TDO para que você possa modelar o comportamento de buffer de saída. Dependendo do VCCIO do banco onde o pino reside, você pode usar os modelos 2s_cmos15_tdo, 2s_ttl18_tdo, 2s_ttl25_tdo ou 2s_ttl33_tdo IBIS para simulação.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® II

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.