ID do artigo: 000077693 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que o núcleo TSE está instável no hardware para a variante LVDS devido a um bug no arquivo SDC gerado?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

As restrições de SDC existentes no arquivo SDC gerado pelo TSE, o que causa instabilidade do núcleo TSE no hardware para a variante LVDS:

definir clocks_list [get_clocks *]

foreach_in_collection {
definir o nome [get_clock_info -name]
se {[ expr [regexp "altera_tse" ] == 1]} {
set_clock_groups -exclusive -group [get_clocks]
}
}

 

Solução: comente a linha 410 a 417 do arquivo de restrição de temporização (SDC) e substitua por

set_clock_groups -assíncrona \

-group {altera_tse_mac_rx_clk_0} \

-group {altera_tse_mac_tx_clk_0} \

-group {altera_tse_rx_afull_clk} \

-group {altera_tse_sys_clk} \

-group {altera_tse_ref_clk \

altera_tse_multi_mac_pcs_pma_inst|the_altera_tse_pma_lvds_rx_0|altlvds_rx_component|auto_generated|rx[0]|clk0 \

altera_tse_multi_mac_pcs_pma_inst|the_altera_tse_pma_lvds_rx_0|altlvds_rx_component|auto_generated|pll|clk[0]}

Este problema será corrigido em versão futura.
 

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Stratix® IV GX

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.