ID do artigo: 000077710 Tipo de conteúdo: Solução de problemas Última revisão: 08/09/2017

Por que o comportamento de alinhamento de palavras de dados da minha altlvds_rx diferente entre simulação e hardware?

Ambiente

    Intel® Quartus® Prime Pro Edition
    SERDES LVDS Intel® FPGA IP
    Simulação, depuração e verificação
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a imprecisões no modelo de simulação LVDS SERDES, o número de pulsos aplicados ao rx_channel_data_align para alcançar o alinhamento de palavras de dados pode diferir entre simulação e hardware real.

 

Resolução

Para obter mais detalhes, consulte a seção Alinhar limites de palavras do guia do usuário do LVDS SERDES Transmitter/Receiver IP Cores.

Para resolver este problema, faça o seguinte:

  1. Simule seu projeto com uma palavra de dados conhecida e encontre o número de pulsos aplicados rx_channel_data_align alcançar o alinhamento de palavras de dados.  Use este número como o valor de simulação da sua máquina de estado de alinhamento de palavra de dados.  Você pode fazer isso em um verilog #define ou em VHDL, um genérico com uma instrução if - gerar.
  2. Em testes de laboratório, aplique uma palavra de dados conhecida e aplique pulsos sucessivos rx_channel_data_align encontrar alinhamento de palavras de dados.  Use o número de pulsos encontrados para alcançar o alinhamento de palavras de dados como o valor de síntese em seu #define ou se -gerar instrução.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Cyclone® V e FPGAs SoC

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.