ID do artigo: 000077713 Tipo de conteúdo: Solução de problemas Última revisão: 23/07/2021

Preciso fornecer um sinal de clock REFCLK_GXE para blocos E do transceptor não usados para atender aos requisitos de configuração do Intel® Stratix® 10 e Intel Agilex® 7 FPGA de dispositivo?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Transceptor PHY nativo do bloco E Stratix® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A necessidade de um sinal de clock REFCLK_GXE para os transceptores E-Tiles não usados para atender aos requisitos de configuração do Intel® Stratix® 10 e Intel Agilex® 7 FPGA do dispositivo depende se você preserva seus transceptores E-Tile com a atribuição PRESERVE_UNUSED_XCVR_CHANNELS de Arquivo de configuração Quartus® (QSF).

Resolução

Se você nunca planeja usar o transceptor E-Tile e não tiver uma atribuição PRESERVE_UNUSED_XCVR_CHANNELS QSF, não é necessário fornecer um sinal REFCLK_GXE para atender às regras de configuração do dispositivo Intel® Stratix® 10 e Intel Agilex® 7 FPGA.

Se o seu E-Tile atual estiver sem uso, mas você planeja usá-lo mais tarde, é necessário uma atribuição PRESERVE_UNUSED_XCVR_CHANNELS QSF. Neste caso, você deve fornecer um sinal de REFCLK_GXE para atender às regras de configuração do Intel® Stratix® 10 e Intel Agilex® 7 FPGA do dispositivo.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.