ID do artigo: 000077721 Tipo de conteúdo: Solução de problemas Última revisão: 02/09/2012

Por que a latência CAS de 2 ou 2.5 não é suportada para DDR SDRAM Altmemphy ou controlador DDR SDRAM de alto desempenho?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A razão pela qual a latência CAS de menos de 3 não é suportada para o controlador de alto desempenho DDR SDRAM Altmemphy e DDR É devido ao caminho lógico postamble ter uma latência mínima de habilitar a partir da saída de endereço até o tempo de habilitar dqs. No Stratix® II, Stratix III, Stratix IV juntamente com Arria® Os dispositivos GX e Arria II GX são longos demais e, portanto, exigem latência CAS superior a 2 ou 2,5 para funcionar de forma confiável. Não há solução/solução alternativa para implementar a latência CAS de 2 ou 2,5.

Você terá que definir a latência CAS de 3 mesmo para velocidades mais baixas.

Produtos relacionados

Este artigo aplica-se a 8 produtos

FPGA Arria® GX
FPGAs Stratix® II GX
FPGAs Stratix® II
FPGA Stratix® IV GX
FPGAs Stratix® III
FPGA Arria® II GX
FPGA Stratix® IV GT
FPGA Stratix® IV E

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.