ID do artigo: 000077747 Tipo de conteúdo: Solução de problemas Última revisão: 26/04/2018

Que controle de taxa de slew do sinal de saída TX do transceptor de dispositivos intel Stratix10 L-tile e H-tile devo usar ao desabilitar "Usar configurações analógicas TX PMA padrão" ?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você pode querer usar a taxa de slew adequada do sinal de saída TX® de acordo com a taxa de dados para os links do transceptor Intel Stratix 10 dispositivos.

    Resolução

    Você pode escolher a taxa de slew de sinal de saída TX em link de curto alcance de acordo com a tabela de recomendações abaixo.

     

    Tabela 1: Tabela de seleção de taxa de slew

    Taxa de dados (Gbps)

    Taxa de slew

    Taxa de < 1

    slew_r1

    1 <= Taxa de < 3

    slew_r3

    3 <= Taxa de < 6

    slew_r4

    6 <= Taxa de dados

    slew_r5

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGA Intel® Stratix® 10 GX
    FPGAs Intel® Stratix® 10 e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.