ID do artigo: 000077752 Tipo de conteúdo: Solução de problemas Última revisão: 17/04/2015

Qual borda do clock é usada para iniciar ou capturar sinais de Serial Ativo (AS) no IP do Serial Flash Loader (SFL) ?

Ambiente

    Driver de software MicroBlaster™ Passive Serial
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao programar um dispositivo de configuração serial (EPCS), um dispositivo de configuração quad-serial (EPCQ) ou um dispositivo de configuração serial EPCQ-L usando o IP Serial Flash Loader (SFL), os sinais de serial ativo (AS) de/para o FPGA são lançados ou capturados na borda do clock a seguir:

  • nCS e ASDO (DATA0) da FPGA são lançados na borda de queda do DCLK.
  • OS DADOS (DATA1) para o FPGA são capturados na borda ascendente do DCLK.

Para obter a relação geral de temporização para a configuração de AS, consulte o respectivo manual do dispositivo ou a ficha técnica do dispositivo.

Produtos relacionados

Este artigo aplica-se a 32 produtos

FPGA Stratix® V GT
FPGA Intel® Arria® 10 GT
FPGA Arria® V GT
FPGAs Stratix® III
FPGA Stratix® IV GX
FPGA Arria® II GX
FPGA Intel® Arria® 10 GX
FPGA Arria® II GZ
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA Intel® Arria® 10 SX SoC
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE
FPGA Cyclone® IV E
FPGA Arria® V SX SoC
FPGA Arria® V ST SoC
FPGAs Cyclone®
FPGA Cyclone® III LS
FPGA Stratix® IV E
FPGA Cyclone® V GT
FPGAs Cyclone® III
FPGAs Stratix® II GX
FPGA Stratix® V GX
FPGA Cyclone® IV GX
FPGA Cyclone® II
FPGA Cyclone® V GX
FPGA Arria® V GZ
FPGA Stratix® V GS
FPGAs Stratix® II
FPGA Arria® V GX

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.