Ao programar um dispositivo de configuração serial (EPCS), um dispositivo de configuração quad-serial (EPCQ) ou um dispositivo de configuração serial EPCQ-L usando o IP Serial Flash Loader (SFL), os sinais de serial ativo (AS) de/para o FPGA são lançados ou capturados na borda do clock a seguir:
- nCS e ASDO (DATA0) da FPGA são lançados na borda de queda do DCLK.
- OS DADOS (DATA1) para o FPGA são capturados na borda ascendente do DCLK.
Para obter a relação geral de temporização para a configuração de AS, consulte o respectivo manual do dispositivo ou a ficha técnica do dispositivo.