ID do artigo: 000077755 Tipo de conteúdo: Solução de problemas Última revisão: 12/09/2012

Por que meus source_sop e source_eop estão sendo otimizados para fora da minha implementação multicanal do compilador FIR II?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Devido a um bug no Compilador FIR Quartus® II II Megafunction, implementações multicanal podem resultar na otimização do source_sop e source_eop, o que pode causar problemas no seu projeto ou na simulação no nível do portão.
Resolução

Para resolver este problema, modifique sua auk_dspip_avalon_streaming_controller_hpfir.v/vhd arquivo contido em sua pasta de projeto/fir_variation_folder>.  Neste arquivo, na parte inferior do bloco de arquitetura, pouco antes do estrutura final; linha, adicione a atribuição a seguir:

source_packet_error <= sink_packet_error;

Este problema será corrigido em uma versão futura do software Quartus II.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Stratix® V E

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.