ID do artigo: 000077775 Tipo de conteúdo: Documentação e informações do produto Última revisão: 01/01/2015

Como faço a interface com padrões de E/S de 3,3V no software Quartus II para dispositivos Stratix IV?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    A família de dispositivos Stratix® IV é compatível com os padrões de E/S LVTTL de 3,3V e 3,3V LVCMOS ao usar um VCCIO de 3,0V.  Stratix dispositivos IV não suportam tensões VCCIO de 3,3V.

    No software Quartus® II, você deve selecionar "LVTTL 3.3-V" ou "LVCMOS 3.3-V" como o padrão de E/S no Editor de Atribuição ou no Planejador de Pinos.  Ao compilar seu projeto, o arquivo .pin indicará a tensão vcCIO apropriada para os bancos de E/S compatíveis com esses padrões.  Quando a saída ou pinos bidirecionais LVTTL de 3,3V ou LVCMOS existirem no banco de E/S, o VCCIO precisará ser conectado a 3,0V no PCB.

    Mais informações podem ser encontradas em Recursos de E/S em dispositivos Stratix IV (PDF) e nas diretrizes de conexão de pinos da família de dispositivos Stratix IV GX (PDF).

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    FPGA Stratix® IV GT
    FPGA Stratix® IV GX
    FPGA Stratix® IV E

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.