ID do artigo: 000077782 Tipo de conteúdo: Mensagens de erro Última revisão: 15/08/2014

Erro (169175): Pin &ltname&gt com padrão de E/S LVDS precisa de um buffer de saída diferencial que não está disponível no local &ltname&gt.

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Você pode obter esta mensagem de erro durante a compilação no software Quartus® II se tiver atribuído o LVDS padrão de IO a um pino de IO que não suporta saídas LVDS verdadeiras.
Resolução

Para evitar esse erro, use a atribuição padrão LVDS emulada LVDS_E_3R ou LVDS_E_1R.

Nota: Para usar os padrões LVDS emulados, você precisa de resistores adicionais em sua placa. Consulte o manual do respectivo dispositivo de destino para obter mais informações.

Produtos relacionados

Este artigo aplica-se a 18 produtos

FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGAs Arria® V e FPGAs SoC
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGAs Cyclone® V e FPGAs SoC
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGAs Stratix® V

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.