ID do artigo: 000077811 Tipo de conteúdo: Documentação e informações do produto Última revisão: 15/04/2014

Como corrigir as violações de tempo da configuração do núcleo quando eu vinculo dois controladores de memória física DDR3 da borda superior até a borda inferior do dispositivo FPGA?

Ambiente

    Software Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Quando você liga dois controladores de memória física DDR3 (HMC) localizados nas bordas superior e inferior e usa pll_afi_half_clk como clock para a porta MPFE, você pode obter violações de tempo de configuração do núcleo entre os caminhos bonding_in_* e bonding_out_*.

Embora o clock MPFE tenha permissão para executar até a metade da frequência do controlador de memória física, a frequência máxima de clock MPFE depende do desempenho da malha central. O caminho do bonding_out_* para o bonding_in_* é roteado pela malha central e é muito longo, resultando em uma violação de cronometragem.

Resolução

Reduza a frequência de clock MPFE para alcançar o fechamento de cronometragem e aumentar a largura de dados da porta MPFE para manter a mesma largura de banda na interface de memória.

Produtos relacionados

Este artigo aplica-se a 13 produtos

FPGA Arria® V GT
FPGAs Cyclone® V e FPGAs SoC
FPGA Cyclone® V E
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA Arria® V GZ
FPGA Arria® V GX
FPGAs Arria® V e FPGAs SoC
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.