Problema crítico
A porta mestre de camadas lógica de E/S do núcleo De E/S RapidIO II é
deve implementar o protocolo mestre de interface Avalon-MM. No entanto
o núcleo IP não implementa este protocolo corretamente. Especificamente
o iom_rd_wr_write sinal de saída não está em conformidade com
a especificação se a iom_rd_wr_waitrequest entrada
sinal já é afirmado no momento em que o núcleo IP afirma inicialmente
o iom_rd_wr_write sinal de saída. Neste caso, o
O núcleo IP não desafirmou este sinal mesmo após o sinal iom_rd_wr_waitrequest de entrada
é desaasserificado.
De acordo com a especificação do protocolo Avalon-MM, o mestre
deve manter o sinal de solicitação de gravação (iom_rd_wr_write) afirmado até
após o escravo desaassertar o iom_rd_wr_waitrequest sinal,
e, em seguida, desafirme a solicitação de gravação após a gravação ser concluída.
No entanto, com a implementação atual do núcleo ip, o núcleo ip mantém o
solicitação de gravação afirmada mesmo após a conclusão da gravação. Neste
caso o núcleo de IP nunca desaassertize o sinal de solicitação de gravação (iom_rd_wr_write).
Como resultado, o escravo Avalon MM-MM assumirá erroneosamente que o
O núcleo IP está fazendo novas solicitações de gravação adicionais.
Para obter mais informações sobre a especificação Avalon-MM, consulte para Avalon Especificações da interface.
Este problema não tem solução.
Este problema é corrigido na versão 14.1 do núcleo IP RapidIO II.