ID do artigo: 000077860 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Posso desabilitar a opção "Habilitar sinais Avalon-MM de habilitar byte" ao implementar o controlador baseado em DDR3 SDRAM UniPHY em Qsys?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Ao usar um controlador DDR3 UniPHY versão 11.1 em seu sistema Qsys, se você desabilitar a opção "Habilitar sinais habilitados para byte Avalon-MM", você pode notar que não há byte habilitado no barramento Avalon. A existência do Avalon habilitada depende desta opção. Esta opção é marcada por padrão, mas pode ser desmarcada se não houver habilitações de byte desejadas.

    Não é recomendável desabilitar o byte Avalon habilitada em um sistema Qsys, especialmente em um sistema de largura mista ou quando os mestres podem realizar acessos parciais de palavras, porque pode levar a possíveis problemas de corrupção de dados.

    Produtos relacionados

    Este artigo aplica-se a 8 produtos

    FPGA Stratix® V GX
    FPGA Stratix® V E
    FPGA Stratix® IV GX
    FPGA Stratix® IV GT
    FPGA Stratix® IV E
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGAs Stratix® III

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.