Devido a um problema no software Quartus® II versão 11.1 e posterior no Linux, os arquivos de inicialização de memória (.hex.mif) especificados para componentes de bloco de memória Altera (VHDL / Verilog) podem não ser encontrados durante Análise e Síntese, se os arquivos de origem são adicionados como arquivos de projeto usando caminhos completos e estão localizados em diretórios montados automaticamente.
Por exemplo, a partir do arquivo de configurações Quarrtus II (.qsf) para um projeto:
set_global_assignment -name /net/serverMyServer/myProject/source/ram1.
Para resolver este problema, os arquivos de origem HDL localizados em caminhos a partir de /net devem ser adicionados ao seu projeto Quartus II usando caminhos relativos. Os links suaves linux podem ser usados para isso, seguindo as etapas mostradas abaixo:
Por exemplo, onde o caminho de arquivo original conforme definido no Arquivo de configurações quartus para o seu projeto (.qsf) é:set_global_assignment -name /net/serverMyServer/myProject/source/ram1.
1. Crie um novo diretório dentro do diretório do projeto Quartus II para conter links para seus arquivos de origem:
mkdir source
2. Mude para o novo diretório:
cd source
3. Crie softlinks a partir de seus arquivos de origem:
ln -s /net/serverMyServer/myProject/source/ram1. .
4. Atualize o caminho de arquivo no Arquivo de configurações Quartus (.qsf) para o seu projeto:
set_global_assignment -name source/ram1.
Este problema é corrigido a partir do software Quartus II versão 12.0 SP1.