ID do artigo: 000077885 Tipo de conteúdo: Solução de problemas Última revisão: 16/01/2013

Por que recebo a seguinte mensagem de erro ao compilar um design PCI Express no software Quartus II para dispositivos Stratix V, Arria V ou Cyclone V?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição Erro (11128): O sinal a seguir não pode ser roteado: :top|_plus:ep_plus|:epmap|altpcie_cv_hip_ast_hwtcl:pcie_core_hardip_epx4_inst|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip: g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch|av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface|blockselect. O dispositivo não contém os recursos de roteamento necessários para fazer essa conexão.
    Resolução Este erro é devido à pin_perstn dedicada no HARD IP PCI Express não estar conectada corretamente.
    No PCI Express Hard IP, o pino de entrada "pin_perstn" deve ser impulsionado diretamente por um pino de E/S, não pode ser impulsionado pela lógica do usuário.
    Para corrigir o erro, conecte o pin_perstn a FPGA pino nPERST.

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Arria® V GX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.