Devido a um problema nas versões do software Quartus® II 11.1 SP2 e anteriores, você pode ver violações incorretas de largura de pulso mínima para blocos de memória M20K em dispositivos de speedgrade Stratix® V I2 ao executar a análise de tempo usando o modelo de sincronização rápida. Este problema se deve a um modelo de sincronização incorreto para dispositivos de Stratix de velocidade V I2.
Consulte a Tabela 2-27 das características dc e de comutação para dispositivos Stratix V (PDF) do manual do dispositivo Stratix V para obter detalhes sobre as especificações de desempenho do bloco de memória para dispositivos Stratix V.
Se você estiver operando as memórias dentro da especificação, as violações do pulso mínimo podem ser ignoradas com segurança.
Este problema é corrigido a partir da versão 12.0 do software Quartus II.