Guia do usuário da função Interlaken MegaCore de 100G fornece informações insuficientes para conectar Arria PLL de 10 TX

De acordo com a função 100G Interlaken MegaCore Guia do usuário, a lógica do usuário deve impulsionar a tx_pll_locked entrada sinal para um núcleo IP Arria 10 100G Interlaken com o E lógico dos sinais pll_locked de saída do Arria 10 TX Núcleos PLL IP. No entanto, essas informações estão incompletas. A entrada sinais para a lógica e também deve incluir o inverso de cada Sinal PLL pll_cal_busy TX.

Para ilustração no caso de um único PLL TX externo, consulte a Figura 5-3, Arria 10 PLL para Arria 10 100G Interlaken MegaCore Diagrama de conexão de função, no "Migrando 100G Interlaken IP Núcleo do Stratix V para Arria 10 dispositivos" do Arria 10 Guia de migração.

Este problema não tem solução. Certifique-se de conectar o Arria 10 PLLs TX externos para seu núcleo IP interlaken de 100G de acordo com as instruções contidas neste erratum.

Este problema é corrigido na versão 14.1 do 100G Guia do usuário da função Interlaken MegaCore.