ID do artigo: 000077893 Tipo de conteúdo: Solução de problemas Última revisão: 20/08/2021

Por que o meu F-Tile PMA/FEC Direct PHY Intel FPGA IP Soft CSR registra o valor de readback para O tipo PMA (FGT/FHT) e o status de travamento de dados do CDR RX é inválido usando o software Intel® Quartus® Prime Pro Edition versões 21.2 ?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 21.2, o F-Tile PMA/FEC Direct PHY Intel FPGA IP Soft CSR register tem um valor de readback inválido.

Se o usuário executar um valor de readback do seguinte endereço de registro abaixo:

1) Tipo de PMA

Um.   Nome do registro: PMA_type

B.   Valor:

0: FGT

1: FHT

c. Endereço de deslocamento: 0x800[12]

d. Problema observado: o valor PMA_type reajuste pode não estar correto.

2) CDR RX bloqueado em dados

Um.  Nome do registro: rx_cdr_locked2data

B.  Valor:

0: RX CDR PLL está desbloqueado.

1: O CDR de faixa física correspondente RX está bloqueado para os dados.

c. Endereço de deslocamento: 0x814[15:0]

d. Problema observado: o valor de readback do CDR RX para status bloqueado para dados está sempre preso em '0', mesmo que o (s) canal(s) RX tenha alcançado o modo bloqueado para dados.
 

Você reajusta um valor inválido para os dois registros mencionados acima. Este problema é válido tanto para o modo direto PMA quanto para o fec direct.

Resolução

Um patch está disponível para corrigir este problema para o software Intel Quartus Prime Pro Edition versão 21.2. Baixe e instale o Patch 0.16 no link abaixo.

Baixe o patch 0.16 fou Windows (quartus-21.2-0.16-windows.exe)
Baixe o patch 0.16 para Linux (quartus-21.2-0.16-linux.run)
Baixe oEadme R para o patch 0.16 (quartus-21.2-0.16-readme.txt)

O patch atualiza o valor de registro do Soft CSR para fornecer um valor de readback correto para ambos os registros mencionados.
Após a implementação da solução/correção:

1) Tipo de PMA

O valor de readback do tipo PMA para o tipo FGT é '0' e FHT é '1'.

2) CDR RX bloqueado em dados

O valor de reposição de CDR RX bloqueado para dados reflete o status real do canal, ou seja, afirmado quando o canal(s) RX atinge LTD e desafirmou quando o LTD não é alcançado.

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 21.3.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs e FPGAs SoC Intel® Agilex™ série I
FPGAs e FPGAs SoC Intel® Agilex™ 7 série F

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.