ID do artigo: 000077896 Tipo de conteúdo: Solução de problemas Última revisão: 15/07/2021

Por que vejo uma taxa de erro de bits alta (BER) ao usar o kit de ferramentas do transceptor de software Intel® Quartus® Prime para ajustar meus transceptors Intel® Stratix®10 e Intel Agilex® 7 FPGA E-Tile no modo PAM4?

Ambiente

    Intel® Quartus® II Subscription Edition
    Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A BER aceita de transceptor em execução com modulação PAM4 é muito maior do que a NRZ.

Por exemplo:

  • As especificações Ethernet 25GBASE-KR/CR/GAUI 802.3by e 100GBASE-KR4/KP4 802.3bj IEEE com modulação NRZ permitem uma BER de 10E-12 sem correção de erro de encaminhamento (FEC).
  • A especificação IEEE Ethernet 100GBASE-KR2/CR2 802.3cd com modulação PAM4 permite uma BER de 10E-5 sem FEC.

Por esse motivo, um FEC é obrigatório para configurações Ethernet moduladas PAM4. Outros protocolos podem ter diferentes requisitos de BER aceitáíveis.

O Intel® Quartus® de ferramentas do transceptor de software Prime permite ajustar o PMA do transceptor E-Tile. O kit de ferramentas do transceptor BER é calculado sobre os dados prbs brutos e não inclui o FEC.

Resolução

Para a BER do sistema completo, você deve considerar o efeito do FEC em seu sistema e analisar registros de status de fec de erros corrigidos e não corrigidos.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.