ID do artigo: 000077900 Tipo de conteúdo: Solução de problemas Última revisão: 13/08/2012

Qual é a latência do sinal rx_syncstatus transceptor após a afirmação do sinal rx_enapatternalign em dispositivos Stratix IV GX/T, Arria II GX/Z e Cyclone IV GX?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A latência do sinal rx_syncstatus transceptor após a afirmação do sinal rx_enapatternalign em dispositivos Stratix® IV GX/T, Arria® II GX/Z e Cyclone® IV GX depende do datapath de PCS Rx implementado.

O bloco Alinhador de Palavras é o primeiro bloco no datapath do PCS. O rx_enapatternalign é uma entrada assíncrona no bloco Alinhador de Palavras. O rx_syncstatus é uma saída síncrona do bloco Alinhador de Palavras e tem a mesma latência que o caminho de dados do PCS Rx. Portanto, a latência da rx_syncstatus desafirmação após a afirmação do sinal rx_enapatternalign é igual à latência do caminho de dados PCS do Alinhador de Palavras.

Os diagramas que implicam rx_clkout latência para um ciclo de clock no Stratix IV GX/T, Arria II GX/Z e manual de dispositivos Cyclone IV GX serão atualizados no devido tempo.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Cyclone® IV GX
FPGA Arria® II GZ
FPGA Arria® II GX
FPGA Stratix® IV GT
FPGA Stratix® IV GX

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.