ID do artigo: 000077907 Tipo de conteúdo: Mensagens de erro Última revisão: 05/11/2012

Aviso (10631): aviso de declaração do processo VHDL em <filename>.vhd(): trava de inferência (es) para sinal ou variável "<name>", que mantém seu valor anterior em um ou mais caminhos através do processo</name></filename>

Ambiente

    Intel® Quartus® II Subscription Edition
    DSP Builder for Intel® FPGAs Edição Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® II, você pode ver este aviso se seu código implementar um incrementador ou decrementer com um reset assíncrono onde alguns dos bits permanecem constantes.  Por exemplo, com o seguinte código, o software Quartus II relatará erroneosamente um aviso para os bits mais baixos:

process (reset, clk)
begin
 if reset = '1' then
  minus_8_count_int <= TO_UNSIGNED(16,5);
 elsif (rising_edge(clk)) then
  minus_8_count_int <= minus_8_count_int - 8;
 end if;
end process;

Conforme o contador decrements em 8, os 3 bits inferiores não são usado e antes de serem otimizados para longe, a Síntese Integrada Quartus II alerta que são travas.

Resolução

É seguro ignorar o aviso neste caso, pois não são implementadas travas.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.