ID do artigo: 000077914 Tipo de conteúdo: Solução de problemas Última revisão: 04/06/2014

Por que minha cadeia JTAG está quebrada quando o sinal HPS_nRST ou HPS_nPOR é afirmado?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Porta JTAG do sistema de processador rígido (HPS) (HPS_TCK, HPS_TMS, HPS_TDI, HPS_TDO) dos Arria® SoC V e Cyclone® soC V é realizado no Test Logic Reset quando quer HPS_nRST Ou HPS_nPORé afirmada.

 

Resolução

Para executar FPGA ou varredura de limites, certifique-se de que um dos seguintes procedimentos seja verdadeiro:

  • A porta HPS não está incluída na cadeia JTAG enquanto HPS_nRST Ou HPS_nPORé afirmada.
  • O HPS_nRST Ou HPS_nPORé desaasserificado antes de usar a cadeia JTAG.

Observe que a porta HPS JTAG não é usada para configuração ou varredura de limites e é usada apenas para acesso de depurador.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGA Arria® V ST SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.