ID do artigo: 000077915 Tipo de conteúdo: Solução de problemas Última revisão: 29/07/2016

Existe algum problema conhecido com a configuração do divisor de clock Arria 10 EDCRC?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

No software Quartus® Prime versão 16.0 e anterior, quando a opção "Habilitar limpeza interna" é ativada sem habilitar a opção do pino de erro CRC para Arria 10 dispositivos, o valor do divisor de clock EDCRC será padrão para 4, independentemente da seleção do usuário na® lista de suspensos.

Resolução

Este problema está programado para ser corrigido em uma versão futura do software Quartus Prime.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.