Ao utilizar a megafunção de altlvds com a opção PLL externa em dispositivos de saída Stratix® III, Stratix IV e Arria® II GX, os exemplos de design fornecidos pela Altera mostram os contadores de saída C0, C1 e C2 sendo usados no PLL. O software Quartus® II roda automaticamente os contadores de saída para implementar o esquema de conexão correto. Estes são os contadores de saída usados para os SERDES dedicados:
A saída C0 (contador 0) é o clock paralelo
A saída C3 (contador 3) é o relógio serializador de alta velocidade
A saída C5 (contador 5) deve ser conectada à porta de habilitar
Para obter mais informações sobre o uso da megafunção de altlvds com a opção PLL externa em dispositivos Stratix III, consulte Usando altlvds com a opção PLL externa em Stratix III FPGAs
Para obter mais informações sobre o uso da megafunção de altlvds com a opção PLL externa em dispositivos Stratix IV, consulte Interfaces diferenciais de E/S diferenciais de alta velocidade com DPA em dispositivos Stratix IV (PDF). O procedimento mostrado neste documento também pode ser aplicado a dispositivos Arria II GX.