O sinal QVLD não é gerado porque ele não é usado pelo controlador baseado em QDRII SRAM UniPHY para determinar se os dados que estão voltando são válidos ou não.
O IP baseado em QDRII SRAM UniPHY usa o processo de calibração para determinar a latência de leitura exata, ou seja, quanto tempo leva para os dados válidos retornarem do dispositivo QDRII SRAM após um comando de leitura ser fornecido pelo IP.