ID do artigo: 000077945 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que o controlador baseado em QDRII SRAM UniPHY IP não está gerando sinal QVLD para a interface?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O sinal QVLD não é gerado porque ele não é usado pelo controlador baseado em QDRII SRAM UniPHY para determinar se os dados que estão voltando são válidos ou não.

O IP baseado em QDRII SRAM UniPHY usa o processo de calibração para determinar a latência de leitura exata, ou seja, quanto tempo leva para os dados válidos retornarem do dispositivo QDRII SRAM após um comando de leitura ser fornecido pelo IP.

Produtos relacionados

Este artigo aplica-se a 8 produtos

FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Stratix® V E
FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGAs Stratix® III

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.