ID do artigo: 000077956 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que ALTLVDS_TX megafunção não suporta meu fator de divisão de outclock?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Há um problema com a ALTLVDS_TX megafunção no software Quartus® II versão 9.0.

O plug-in megawizard™ ALTLVDS_TX permite incorretamente o uso das configurações do fator de divisão de outclock (B) na porta tx_outclock que oferecem uma frequência de clock de saída entre 717 e 800 MHz para dispositivos de velocidade Stratix® III ou Stratix IV C2.

Para corrigir este problema, siga estas etapas:

  1. Abra um prompt de comando
  2. Navegue até o diretório que contém o arquivo de wrapper gerado pelo assistente
  3. Digite o seguinte comando, com o fator B relevante e o nome do arquivo:

    qmegawiz -silent OUTCLOCK_DIVIDE_BY=

Alternativamente, edite manualmente o arquivo de wrapper gerado pelo assistente para alterar o parâmetro outclock_divide_by para o fator B desejado.

Este problema é corrigido no software Quartus II versão 9.1.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Stratix® III
FPGAs Stratix® IV

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.