Problema crítico
Ao configurar o núcleo DisplayPort TX para quaisquer configurações que habilitem o clock de pixels para ser executado mais rápido do que o clock de link TX por pelo menos um fator de 6, o a imagem pode não ser mostrada no monitor.
Este problema é causado pelo estouro periódico no DCFIFO que atravessa o dados de vídeo do pixel clock para o domínio do clock do link. Por exemplo, este problema ocorrerá se você configurar o núcleo TX para 1 pixel por clock e 4 símbolos por clock na RBR (1,62 Gbps) com 4 vias para transmitir 1856x1392@75 Hz a 18 bpp. Neste particular caso, o clock de pixels é de 288 MHz e o clock do link é de 40,5 MHz. O DCFIFO será estouro e você não verá a saída da imagem.
Para resolver este problema, altere os pixels por clock, símbolos por clock, link configurações de taxa e contagem de vias para reduzir a proporção de clock de pixels para link TX Relógio. Por exemplo, para transmitir 1856x1392@75Hz a 18bpp, você pode usar 1 pixel por clock, 4 símbolos por clock, HBR (2,7 Gbps) com 2 vias para que o clock de pixels seja O clock de link de 288 MHz e TX é de 67,5 MHz.
Este problema é corrigido na versão 16.0 do núcleo Ip DisplayPort.