ID do artigo: 000078002 Tipo de conteúdo: Solução de problemas Última revisão: 08/09/2014

Em que condições o PHY de latência determinística pode não alcançar rx_syncstatus ao implementar o protocolo OBSAI em dispositivos Arria® V GX/GT?

Ambiente

    Software Intel® Quartus® II
    Transceptor PHY nativo Arria® V Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao implementar o protocolo OBSAI usando o PHY de latência determinística em Arria® dispositivos V GX/GT, você pode falhar ao alcançar rx_syncstatus quando padrões DE IDLE, IDLE_ACK e IDLE_REQ são enviados durante o processo de link-up.

Resolução

Você pode obter sincronização retriggerando rx_patternalign ou afirmando rx_digitalreset.

Isso se aplica à PHY de latência determinística com a seguinte configuração.

  • Taxa de dados: 6,144 Gbps
  • Largura de dados PMA-PCS: 20 bits

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Arria® V GX
FPGA Arria® V GT
FPGAs Arria® V e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.