ID do artigo: 000078004 Tipo de conteúdo: Mensagens de erro Última revisão: 13/11/2018

Erro pode ocorrer ao simular designs VHDL com MMR habilitadas usando VCS-MX

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Uma falha de segmentação pode ocorrer ao simular um Arria 10 EMIF IP em VHDL com MMR habilitado, usando Synopsys VCS-MX.

Resolução

A solução alternativa para este problema é a seguinte:

  1. Execute vhdlan sem a opção -xlrm.
  2. Execute vcs com a opção -xlrm.

Este problema será corrigido em uma versão futura.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.