ID do artigo: 000078006 Tipo de conteúdo: Documentação e informações do produto Última revisão: 27/08/2013

Como preservar a ordem do contador de saída PLL ou impedir a fusão do contador de saída PLL para dispositivos Stratix V, Arria V e Cyclone V no software Quartus II versão 12.0 SP2 e anterior?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição A atribuição de contra-ordem PLL preservada não é suportada nos dispositivos de software Quartus® II versão 12.0 SP2 e versões anteriores para dispositivos Stratix® V, Arria® V e Cyclone® V.
Resolução

Você pode usar a restrição de localização PLLOUTPUTCOUNTER para impedir que o contador de saída PLL rotacione para um local de saída PLL diferente ou se fundindo automaticamente durante a compilação.

Aqui está um exemplo de restrição de localização do contador PLL no arquivo .qsf:

set_location_assignment PLLOUTPUTCOUNTER_X98_Y113_N1 -para "pll0:inst|pll0_0002:pll0_inst|altera_pll:altera_pll_i|outclk[0]"

set_location_assignment PLLOUTPUTCOUNTER_X98_Y115_N1 -para "pll0:inst|pll0_0002:pll0_inst|altera_pll:altera_pll_i|outclk[1]"

set_location_assignment PLLOUTPUTCOUNTER_X98_Y114_N1 -para "pll0:inst|pll0_0002:pll0_inst|altera_pll:altera_pll_i|outclk[2]"

Note que o software Quartus II colocará os contadores de saída PLL para garantir uma excelente capacidade de reposição do design.  Você pode encontrar erros de ajuste se você colocar os contadores em locais que não podem suportar o fanout necessário.  Para usar a colocação ideal do contador, você deve primeiro compilar o projeto e visualizar o relatório resumo de uso do PLL para obter os locais do contador PLL.  Para evitar que os contadores se fundiram automaticamente, dê a cada contador uma mudança de fase exclusiva. Após aplicar as atribuições de localização do contador, você poderá restaurar as mudanças de fase desejadas na megafunção Altera PLL.

Um recurso para evitar a rotação automática e a fusão automática de contadores PLL foi implementado no software Quartus II versão 12.1..

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 14 produtos

FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V SE
FPGA Cyclone® V E
FPGA Stratix® V E

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.