ID do artigo: 000078009 Tipo de conteúdo: Documentação e informações do produto Última revisão: 20/08/2014

Como eu gere uma reinicialização a quente a jusante a partir da Altera Hard IP para PCI Express Avalon-ST Root Port?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O Revisão de especificações PCI Express® 3.0 descreve um Hot Reset e como ele é sinalizado no link.

Na Altera® raiz, bit de configuração[6] Reinicialização do barramento secundário do Registro de controle de ponte (0x03E), causa um Hot Reset. Consulte a seção 7.5.3.6 da revisão de especificações PCIe 3.0.

Este é um registro de espaço de configuração tipo 1, que é acessado em emissão de uma TLP de configuração tipo 0.

Resolução

 

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Intel® Arria® 10 GT
FPGA Arria® V GT
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 SX SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.