ID do artigo: 000078023 Tipo de conteúdo: Solução de problemas Última revisão: 01/07/2013

A interface de memória dura pode falhar na simulação de VHDL em dispositivos Arria V e Cyclone V

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Este problema afeta DDR2 e DDR3, LPDDR2, QDR II, RLDRAM PRODUTOS II e RLDRAM 3.

Interfaces de memória dura em Arria dispositivos V e Cyclone V podem falha na simulação de VHDL com NC Sim ou Aldec Riviera-PRO.

Resolução

A solução alternativa para este problema é abrir o arquivo altera_mem_if_hard_memory_controller_top_arriav.sv gerado e remova os seguintes parâmetros:

VECT_ATTR_COUNTER_ONE_MASK

VECT_ATTR_COUNTER_ONE_MATCH

VECT_ATTR_COUNTER_ZERO_MASK

VECT_ATTR_COUNTER_ZERO_MATCH

VECT_ATTR_DEBUG_SELECT_BYTE

Este problema será corrigido em uma versão futura.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.