ID do artigo: 000078039 Tipo de conteúdo: Solução de problemas Última revisão: 20/03/2015

Por que o soft LVDS RX Intel® FPGA IP com opção PLL externa não funciona corretamente em Intel® MAX® 10 dispositivos ao usar o software Quartus® II versão 14.1?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema conhecido no software Quartus® II versão 14.1, o soft LVDS RX Intel® FPGA IP no modo PLL externo, pode não funcionar corretamente em Intel® MAX® 10 dispositivos.

Isso porque as portas rx_syncclock e rx_readclock estão ausentes do Intel MAX 10 FPGA Soft LVDS Intel FPGA IP, o que fará com que os dados paralelos rx_out de rx_out exibindo dados travados.

Resolução

Para resolver este problema, altere o modo soft LVDS RX Intel FPGA IP modo PLL interno.

Este problema está programado para ser corrigido em uma versão futura do Intel Quartus software.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® MAX® 10

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.