ID do artigo: 000078075 Tipo de conteúdo: Solução de problemas Última revisão: 11/12/2015

Ao executar KEY_VERIFY instruções de KEY_VERIFY, por que estão registrando bits relacionados à chave volátil às vezes configurados após a inicialização, mesmo que nenhuma chave seja programada em dispositivos Stratix V, Arria V ou Cyclone V?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode observar bits de registro relacionados à chave volátil que às vezes está sendo configurada após a inicialização ao executar KEY_VERIFY Instrução JTAG, mesmo que nenhuma chave esteja programada em dispositivos Stratix® V, Arria® V ou Cyclone® V. Isso porque não há reinicialização de energia para os registradores que são alimentados pelo VCCBAT, de modo que esses bits são indefinido na inicialização.

Isso não causará problemas na programação da chave.

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.