ID do artigo: 000078083 Tipo de conteúdo: Solução de problemas Última revisão: 18/06/2012

Árvore de clock PHY não orientada por contadores de saída PLL ideais

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Este problema afeta DDR2 e DDR3, LPDDR2, QDR II e RLDRAM Produtos II.

    Interfaces de memória externa com destino Arria dispositivos V, cujos A árvore de clock PHY não é conduzida por contadores 0-3 ou contadores 14-17 de maio não atenda ao tempo.

    Resolução

    A solução alternativa para este problema é usar uma atribuição de QSF para restringir os contadores de saída PLL, da seguinte forma:

    set_location_assignment < de contadorPLL> -para

    Para encontrar < local do contadorPLL> e < sinal de saídaPLL> siga estas etapas:

    1. Compile o projeto no software Quartus II.
    2. Encontre o PLL usando o Find ou Netlist Ferramentas de navegador no Visualizador RTL.
    3. Abra o design no Visualizador RTL.
    4. Clique com o botão direito na instância GENERIC_PLL necessária e escolha Localizar no Planejador de Chips no menu Localizar .
    5. O Chip Planner exibe um contador de saída PLL onde está A instância PLL genérica é colocada. Selecione o contador de saída PLL para veja suas propriedades, modos e valores em uma janela Propriedades do nó.
    6. PLL output signal é o valor para o total propriedade do nome, e o valor para a propriedade de localização é o PLL localização do contador para o contador usado atualmente. Encontre o desejado Local do contador PLL. O clock PHY deve ser conduzido pelos contadores 0-3 ou 14-17, que são sempre os quatro melhores ou os quatro melhores contadores no piso, dependendo da orientação do FFPLL. Só um dos dois contadores pode impulsionar cada entrada da árvore de clock PHY:
    phy_clkbuf[0]: 0, 17 phy_clkbuf[1]: 2, 15 phy_clkbuf[2]: 1, 16 phy_clkbuf[3]: 3, 14

    Para obter o melhor desempenho, o clock PHY deve ser impulsionado por qualquer um dos dois contadores 0-3 ou contadores 14-17. Você pode ter que alterar o selecionado elementos de FFPLL_* até PLLOUTPUTCOUNTER_* consulte a localização do contador PLL para cada contador.

    O seguinte ilustra um exemplo de atribuição de QSF:

    set_location_assignment PLLOUTPUTCOUNTER_X81_Y91_N1 -to qdrii_example|dut_if0:if0|dut_if0_pll0:pll0|pll_mem_phy_clk

    Este problema será corrigido em uma versão futura.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Arria® V e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.