Descrição
Você pode observar que há violações de sincronização de configuração no domínio abaixo do clock dentro do Altera® XAUI PHY IP.
Clock de lançamento:
phy_mgmt_clk
Clock de trava: xaui_phy0|xaui_phy_plda_inst|xaui_phy|hxaui_0|use_device_family_siv_sv.hxaui_alt4gxb| hxaui_alt4gxb_alt4gxb_dksa_component|central_clk_div0|coreclkout
Os caminhos que falham são devido à sincronização de um domínio de clock com outro domínio do clock e há 2 registros de sincronizadores para cada caminho com falha.
Resolução
Para resolver este problema, é seguro ignorar a violação de sincronização de tempo de configuração de domínio de clock acima Altera XAUI PHY IP.
Este problema será corrigido em uma versão futura do software Quartus® II.